IBM ha vuelto a hacerlo. Cuando parecía que la Ley de Moore se quedaba sin fuelle, los ingenieros de la compañía sacan de la chistera un chip de 0,7 nanómetros y casi 100.000 millones de transistores en una superficie de uña. No, no es un error tipográfico.
Nanostack: la arquitectura que apila transistores como si fueran las capas de un pastel
La clave está en la tecnología nanostack, una arquitectura 3D que IBM ha desarrollado de cabo a rabo. A diferencia de los diseños planos o incluso de las nanoláminas de la generación anterior, aquí los transistores se apilan en capas escalonadas. Cada nivel puede usar materiales distintos para jugar con el equilibrio entre velocidad y consumo. Un transistor prioriza la rapidez; el de al lado, el ahorro. Así, capa a capa, se empaqueta una barbaridad de lógica en un espacio minúsculo.
El dato que manda: el nuevo chip ofrece hasta un 50% más de rendimiento o un 70% más de eficiencia energética comparado con los integrados de 2 nanómetros de la propia IBM. Y todo ello sin que la física cuántica se ponga cabezona y tumbe el invento.
Por qué es tan difícil bajar de 1 nanómetro (y por qué IBM lo ha conseguido)
Llevamos décadas escuchando que los transistores no se pueden encoger más porque los efectos cuánticos se vuelven ingobernables. Cruzar la línea del nanómetro no era solo un reto de litografía: era una pared teórica. IBM la ha saltado, y no por capricho: en la conferencia VLSI 2026 mostraron un inversor CMOS funcional con la arquitectura nanostack, la unidad lógica más básica de cualquier circuito digital. Que funcione según lo previsto es la prueba de que no estamos ante un PowerPoint bonito, sino ante un chip que puede fabricarse de verdad.
Además, la SRAM escala un 40% mejor gracias a esta técnica, lo que abre la puerta a memorias caché mucho más capaces para inteligencia artificial. El ancho de banda exigido por los modelos generativos podría encontrar aquí un aliado de primer nivel.
Cuando el laboratorio se convierte en fábrica (y cuándo veremos esto en móviles)
Llevarlo a producción masiva llevará tiempo. IBM calcula entre tres y cinco años para los primeros chips comerciales, y al menos una década más de escalado. La fabricación combina litografía ultravioleta extrema de alta apertura (High NA EUV) de ASML con procesos puestos a punto junto a Lam Research, Tokyo Electron y SCREEN. Todo ello en las instalaciones de Albany (Nueva York), que van camino de convertirse en la meca del silicio subnanométrico.
IBM no ha encogido transistores: ha reinventado cómo se construyen sin que la física se entere.
El anuncio llega en plena resaca de los chips cuánticos: IBM también acaba de presentar Anderon, una spin-off para fabricar obleas cuánticas a escala industrial. Pero lo del nodo de 7 ángstroms es otro tipo de revolución: demuestra que la era del silicio aún tiene margen si se piensa en tres dimensiones. Para los que esperamos ver esto en un smartphone, la paciencia será obligada. Pero merece la pena.
Hype-O-Meter
Nivel de hype: 9/10. Cruzar la barrera del nanómetro es un hito de laboratorio que se traduce en métricas reales (rendimiento, eficiencia, escalado de SRAM) y tiene un horizonte de producción claro. El inversor CMOS funcional le quita el sabor a humo. Eso sí, de aquí a verlo en el iPhone 30 hay trecho — y la competencia no se va a quedar de brazos cruzados.
El resumen para vagos (TL;DR)
- 🎯 ¿Qué ha pasado? IBM ha fabricado el primer chip de 0,7 nanómetros con 100.000 millones de transistores.
- 🔥 ¿Por qué importa? Rompe la barrera teórica del nanómetro y ofrece hasta un 70% más de eficiencia para IA y computación en la nube.
- 🤔 ¿Nos afecta o es solo un meme? Afectará, pero no antes de tres años: la producción a gran escala necesita tiempo.
